# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-125515

(43)Date of publication of application: 28.05.1991

(51)Int.CI.

H03K 19/0185 H01L 27/092

(21)Application number : 01-264657

(71)Applicant: SONY CORP

(22)Date of filing:

11.10.1989

(72)Inventor: FUKUDA TOKUYA

SENDA TETSUYA

MATSUMOTO HIROAKI

# (54) INTEGRATED CIRCUIT

## (57)Abstract:

PURPOSE: To reduce leakage power and undesired radiation in a bus line by providing one or plural C-MOS inverter circuits in cascade connection operating at a lower voltage than a power voltage of an internal logic circuit section as an interface circuit between the logic circuit section and the bus line.

CONSTITUTION: One or plural C-MOS inverter circuits 13, 16 in cascade connection operated at a lower voltage than a power voltage Vdd of an internal logic circuit section 20 are provided as an interface circuit between the logic circuit section 20 and the bus line 10. Since the C-MOS inverter circuits 13, 16 for voltage level conversion are provided in this way, a maximum value of a signal sent through the bus line 10 is set lower, while the power voltage Vdd of the logic circuit section 20 is set higher. Thus, the arithmetic speed of the logic circuit section 20 is kept fast and the leakage power and undesired radiation in the bus line 10 are reduced.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

Searching PAJ Page 2 of 2

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19 日本国特許庁(JP)

① 特許出願公開

#### ⑩ 公 開 特 許 公 報 (A) 平3-125515

@Int.Cl. 5

識別記号

庁内整理番号

⑩公開 平成3年(1991)5月28日

H 03 K 19/0185 H 01 L 27/092

8941 - 5 JH 03 K 19/00 27/08

審査請求 未請求 請求項の数 1

(全7頁)

❷発明の名称 集積回路

> 創特 顧 平1-264657

22出 願 平1(1989)10月11日

@発 明 福  $\mathbf{H}$ 眀 ⑫発 者 仙  $\blacksquare$ 哲 也

東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号 ソニー株式会社内

@発 明 者 松 本 浩 彰 ソニー株式会社 ①出 顋 人

東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号

70代 理 人 弁理士 松 隈 秀 盛

発明の名称 **您 猪 同 路** 

## 特許請求の範囲

内部の論理回路部の電源電圧より低い電圧で動 作する【個又は縦統接続した複数個のC-MOS インパータ回路を上記論理回路郎とパスラインと のインタフェース回路として有することを特徴と する築稜回路。

発明の辞細な説明

〔産業上の利用分野〕

本発明は、例えばC-MOS構造等の消費電力 の少ない集積回路に関する。

# (発明の概要)

本発明は、例えばC-MOS構造等の消費電力 の少ない集積回路において、内部の論理回路部の 電源電圧より低い電圧で動作する!個又は縦続接 続した複数個のC-MOSインバータ回路をその 論 理 回 路 部 と パ ス ラ イ ン と の イ ン タ フ ェ ー ス 回 路 として有することにより、簡単な回路構成でその 論理回路部の演算速度を犠牲にすることなくその バスラインにおける漏れ電力及び不要輻射を低減 できる様にしたものである。また、本発明により 動作電源電圧が大きく異なる集積回路間士をレベ ルコンパータの如き特別な回路を介することなく 電気的に接続することができる。

# 〔従来の技術〕

C-MOS構造の集積回路(IC)は消費電力 が極めて少ないと共に動作速度が比較的高速であ ることから様々な用途に広く使用されている。ま た、標準のC-MOSのICの電源電圧は5V程 皮であるが、近時は例えば 1.4μm プロセスによ り3V程度の電源電圧で動作するICが開発され ており、より微細なプロセスが開発されればその 電源電圧は更に低くすることができる。

一方、C-MOS構造のICの電源電圧が低下 すると動作速度も低下するため、特に高速演算を 要求されるICの電源電圧は5V程度に据え置か れている。

### (発明が解決しようとする課題)

しかしながら、C-MOS構造のICは入出力 信号のレベルの最大値が電源電圧と略等しいため、 そのように5V程度の電源電圧でICを駆動した 場合には、この1Cの入出力端子と他の1Cの入 出力端子とを接続するために例えばプリント基板 上に形成されたバスラインを介して最大値が5V 程度の比較的高い周波数のデジタル信号が伝送さ れる。そして、一般にバスラインの浮遊容量や純 抵抗に起因するインピーダンスの絶対値を2、そ のバスタインを伝送される所定周波数の信号の量 大レペルをEとすると、ほほE²/2に比例して **器れ電力が発生する。従って、そのように最大値** が5∨程度の比較的高い周波数のデジタル信号が パスラインを伝送される場合には、C-MOSの IC自体の消費電力は小さいにも拘らず、そのバ スラインにおける湯れ電力が大きくなる不都合が あった。

更に、パスラインを伝送される比較的高い周波 数の信号の扱幅にほぼ比例してそのパスラインに

3

M O S インパータ回路(13), (16) をその論理回路 部(20) とパスライン(10) とのインタフェース回路 として有するものである。

## 〔作用〕

斯かる本発明によれば、電圧レベル変換用の C - M O S インパータ 回路(13)、(16) が設けられているので、パスライン(10) を伝送される信号の最大値を低く設定する一方で論理回路部(20) の電源電圧 V o o を高く設定することができる。 従って、論理回路部(20) の演算速度を速く維持できると共に、パスライン(10) における弱れ電力や不要幅射を低速できる。

この場合、電圧を降下させるときには、降下量が大きくともそのCーMOSインバータ回路は通常1個で済ますことができる。一方、電圧を昇圧させるときには、CーMOSインバータ回路を現在 破板 被 接続しただけの簡単な回路 構成で 徐々に 電圧を上昇させることによりレベルコンバータの 如き特別な回路を使用することなく所望の量だけ

おける不要輻射が発生するため、その信号の最大 レベルひいてはその扱幅が大きい場合にはそのバ スラインからの不要輻射が大きくなり他のICに 悪影響を与えるおそれがある不都合があった。

これに関して、CーMOSの1Cの電源電圧を低下させた場合であっても、バスライン間に設けたコンデンサ及び抵抗器より成るハイバスフィルタ回路により信号の高縄波成分を減衰させて動作速度を改善する方法が提案されているが、外付け部品の数が多くなり、製造コストが上昇すると共に動作速度の改善の程度が小さい不都合がある。

本発明は斯かる点に鑑み、内部の論理回路部の 演算速度を犠牲にすることなぐバスラインにおける別れ電力や不要輻射を低減できるICを提案す ることを目的とする。

#### 〔課題を解決するための手段〕

本発明によるICは例えば第1図に示す如く、 内部の論理回路部(20)の電源電圧V。。より低い電圧で動作する1個又は縦続接続した複数個のCー

4

電圧を上昇させることができる。

更に本発明によれば、動作電源電圧が大きく異なる 1 C 同士を簡単な回路を付加するだけで電気的に接続することができる。

#### (実施例)

以下、本発明 I C の一実施例につき第 1 図~第 3 図を参照して説明しよう。本例はプリント基板上に装着され互いにバスラインで接続された 2 つの 1 C に本発明を適用したものである。

第1図は本例の回路機成を示し、この第1図において、(1)及び(2)は失々全体として「Cを示し、第1のIC(1)の接地端子(1a)及び第2のIC(2)の接地端子(2a)を失々接地し、第1のIC(1)の2個の電源端子(1b)及び(1c)を失々電圧がVad及びVadーVAの直流電圧電源に接続し、第2のIC(2)の3個の電源端子(2b)、(2c)及び(2d)を失々電圧がVadーVA+V。+V。及びVadの直流電圧電源に接続する。これらの電圧相互の関係や具体的な数値例については後述する。

第1の10(1)において、(3)は電源電圧V。」で動 作する例えばTTL構造やMOS構造の内部論理 回路を示し、この内部論理回路(3)を接地端子(1a) と電源端子 (1b)との間に接続し、この内部論理 回路(3)のデータ出力端子に生じる信号をPチャン ネルMOS型FET(4)及びNチャンネルMOS型 FET(5)の夫々のゲートに共通に供給し、FET (4)のソースを電源端子(1b)に接続し、FET(5)の ソースを接地端子(la) に接続し、FET(4)及び(5) の夫々のドレインを接続し、これらドレインに生 じる信号をアチャンネルMOS型FETM及びN チャンネルMOS型FET(8)の夫々のゲートに共 通に供給し、FETののソースを電源端子(1c)に 接続し、FET(8)のソースを接地端子(1a)に接続 し、FET(7)及び(8)の夫々のドレインを接続し、 これらドレイ·ンに生じる信号を出力端子(1d)に供 給する如くなす。FET(4)及び(5)によっで第1の C-MOSインパータ回路(6)が形成され、FET (7)及び(8)によって第2のC-MOSインパータ回 路(9)が形成される。

7

タ回路(6)及び第2の1C(2)中の第5のC-MOSインパータ回路(19)は夫々出力パッファ回路及び入力パッファ回路として動作し、第1のIC(1)中の第2のC-MOSインパータ回路(9)並びに第2のIC(2)中の第3及び第4のC-MOSインパータ回路(13)、(16) は夫々実質的にレベル変換器として動作する。

第1 図例のブロック図である第2 図を参照して本例の動作につき説明するに、一例として電圧 Voc. Va. V B 及びVc の値を次のように設定する。

 $V_{dd} = 5 V$ ,  $V_{A} = 3 V$ ,  $V_{B} = V_{C} = 1 V$ 

このと音第 1 の 1 C (1) の電源端子(1b) 及び(1c) には失々 5 V 及び 2 V の電圧が供給され、第 2 の I C (2) の電源端子(2b),(2c) 及び(2d) には失々 3 V. 4 V 及び 5 V の電圧が供給される。一般に C - M O S 回路は入出力レベルが電源電圧にほぼ等しいため、第 1 及び第 2 のインバータ回路(6),(9) の出力信号 J. 及び J. の高位例の信号レベルは

第1のIC(1)の出力端子(1d)をバスライン(10)を介して第2のIC(2)の入力端子(2e)に接続する。この第2のIC(2)において、(11)、(14)及び(17)は夫々PチャンネルMOS型FET、(12)、(15)及び(18)は夫々NチャンネルMOSFETを示し、1対のFET(11)、(12)、1対のFET(14)、(15)及び1対のFET(17)、(18)により夫々第3のCーMOSインバータ回路(13)、第4のCーMOSインバータ回路(13)、第4のCーMOSインバータ回路(13)を電源端子(2a)との間に接続し、第4のインバータ回路(13)を電源端子(2a)との間に接続し、第5のインバータ回路(13)を電源端子(2a)との間に接続し、第5のインバータ回路(19)を電源端子(2a)と接地端子(2a)との間に接続し、第5のインバータ回路(19)を電源端子(2d)と接地端子(2a)との間に接続する。

また、(20) は電源電圧 Vaaで動作する内部論理 回路を示し、入力端子(2e) をそれら第 3 、第 4 及び第 5 のインバータ回路(13)、(16)、(19) を介して その内部論理回路(20) のデータ入力端子に接続す る。第 1 の I C (1) 中の第 1 の C - M O S インバー

8

夫々略 5 V及び 2 Vになり、パスライン(]0)を伝送される信号の最大レベルが略 2 Vになる。

また、一般に電源電圧 V の C - M O S インバータ回路の入出力特性は第 3 図に示す如くなり、出力電圧がハイレベル "1"に対応する電圧とローレベル "0"に対応する電圧との間の所謂リニア領域に存在するときには、入力電圧は電圧 V / 2を中心とした所定の幅の領域(21)に存在する。そして、出力電圧がローレベル "0"に対応する を電圧であるときの入力電圧の範囲は電圧 V - Δ V と電圧 V との間の領域(22)であるため、第 1 図例において電圧 V a、 V c 及び (V A - V a - V c) が失々次の条件式(2)を充足するときには、

 $V_a < \Delta V$ ,  $V_c < \Delta V$ ,  $(V_A - V_B - V_C) < \Delta V$ 

· · · · (2)

第 2 の C - M O S インバータ回路(9) の出力信号は 第 3 、第 4 及び第 5 の C - M O S インバータ回路 (13). (16). (19) にて夫々類次正確に反転されて内 部論理回路(20) に供給される。 C - M O S インバ ータ回路においては A V は 1 V を組える値であるた め、第2図例の如く電圧 V... V。及び V。の値を式(1)のように設定した場合には上述の条件式(2)は充足される。従って、バスライン(10)を伝送される高位側のレベルが略2 Vの信号 J。は第2の1 C(2)中の第3、第4及び第5のCーMOSインバータ回路(13).(16).(19)にて夫々類次反転されて高位側のレベルが略3 V. 4 V及び5 Vの倡号 J。が動作電源電圧が5 Vの内部論理回路(20)に供給される。

上述のように第2図例によれば、第1の1C(1)中の内部論理回路(3)は夫々5Vの電源電圧で駆動されるため演算速度が速い利益がある。一方、前述した如く、イン(10)におけるる 婦 れるは で の 2 乗に比例し、このバスライン(10)におけるの で 要 朝 け に このバスライン(10)におる 信号の最 小レベスの 報射はこのバスライン(10)を 伝 で で の 仮 幅 (本 例 の よ う に 信号の 最 小レベ で り の な か に は 信号の 最 大 レベル)に 比例 して 増大 す の の の に ないて は 第2の C ー M O S インバータ

1 1

テムに本発明を適用したものであり、この第4図において第2図に対応する部分には同一符号を付 してその詳細説明は省略する。

この第4図において、(23) は動作電源電圧が3Vの第1のICを示し、この第1のIC(23)の電源電圧電源を接続し接地端子を接地する。(24) は本例の第2の1C(24) はこのIC(24) の主要部であり動作電源圧が5Vの内部論理回路を示し、この第2のIC(24) においては第2図例のバッファ回路としてのCーMOSインパータ回路(19) がその内部論理回路(204) と実質的に一体化されている。この第2のIC(24) の他の構成は第2図の第2のIC(24) の他の構成は第2図の第2のIC(24) の人力端子(2e) とをバスライン(10) で接続する。

本例によればバスライン(10)を伝送される最大 レベルが 3 V の信号が、第 2 の 「 C (2A) 中の凝绕 接続された C ー M O S インバータ 回路 (13) 及び (16) によって徐々に昇圧されて内部論理回路 (20A) 回路(9)によってそのバスライン(16)を伝送される信号 J<sub>2</sub> の最大レベルが 2 V程度に降下されているため、そのバスライン(10) が長く引き回されていてもそのバスライン(10) における弱れ電力や不要輻射が極めて少ない利益がある。

更に、本例においては第2の1 C(2)の第3、第4及び第5のC-MOSインバータ回路(13)、(16)、(19)によってそのバスライン(10)を伝送される信号」。が最大レベルが5 Vの信号」。に変換されて内部論理回路(20)に供給されるため、その内部論理回路(20)の演算速度も速く維持される利益がある。この場合、本例では3個のインバータ回路-(13)、(16)及び(19)を擬統接続して信号レベルを1 V ずつ徐々に上昇するようにしているため、レベルコンバータの如き特別な回路を使用する必要がなく製造コストが低減できる利益がある。

次に本発明の他の実施例につき第4図を参照して説明しよう。本例は動作電源電圧の低い第1の ICから内部論理回路の動作電源電圧の高い第2 のICにバスラインを介して信号を伝送するシス

1 2

に供給されるので、レベルコンバータの如き特別な回路を使用する必要がなく回路構成が簡単で製造コストが低減できる利益がある。

次に、動作電源電圧が高い内部論理回路を有すする第1のICから動作電源電圧が低い第2のICから動作電源電圧が低い第2のよに、不発明を適用した例を第5図を参照して説明する。この第2図に対応する部分に同一符号を付して示す第5図において、(1A)は第1のIC、(24)は動作電源電圧が3Vの第2のICであり、この第2のIC(24)の電源端子に3Vの直流電圧電源を接続し接地端子を接地する。

また、(3A) は第 1 の I C (1A) の主要部であり動作電源電圧が 5 V の内部論理回路を示し、この第 1 の 1 C (1A) においては第 2 図例のバッファ回路としての C ー M O S インバータ回路 (16) を省略し、電源端子(1c) に 3 V の直流電圧電源を接続する。この第 1 の I C (1A) の他の構成は第 2 図の第 1 の I C (1 と同じであり、第 1 の I C (1A) の出力端子 (1d) をバスライン(10) を介して第 2 の I C (24) の

入力端子に接続する。

第 5 図例によれば内部論理回路(3A)の最大レベルが 5 V程度の信号が、C-MOSインバータ回路(9)によって最大レベルが 3 Vの信号に変換されてバスライン(10)を介して第 2 の I C (24)に伝送される。即ち、この第 1 の I C (1A)中のC-MOSインバータ回路(9)はバッファ回路とレベル変換器との 2 つの機能を兼用しており、本例によれば回路構成が簡単である利益がある。

尚、本発明は上述実施例に限定されず本発明の 要旨を逸脱しない範囲で、その他種々の構成を採 り得ることは勿論である。

### (発明の効果)

本発明によれば、内部の論理回路部の電源電圧が高く設定できる一方でバスラインを伝送される信号の最大レベルが低く設定できるので、その内部の論理回路部の動作速度を速く維持した上でそのバスラインにおける漏れ電力や不要輻射を低減できる利益がある。

更に、1個又は級統接続した複数個のC-MO Sインバータ回路を付加するだけで、動作電源電 圧の異なる1C同士を電気的に接続できる利益が ある。

### 図面の簡単な説明


第1図は本発明の一実施例を示す構成図、第2 図は第1図例のブロック図、第3図はC-MOS インバーク回路の入出力特性を示す線図、第4図 は本発明の他の実施例を示す構成図、第5図は本 発明の第3実施例を示す構成図である。


(1) は第 1 の I C、(2) は第 2 の I C、(3) は内部論理回路、(9). (13). (16) は夫々 C - M O S インバータ回路、(10) はバスライン、(20) は内部論理回路である。

代理人 松陽秀盛


1 5

1 6





他の実施例 第4図



第 3 の 実 施 例 第 5 図